1.15　练习题

完成练习所需的相对时间标示在题号之后的方括号中。平均来说，做标记［10］的练习题用的时间是做标记［5］的练习题的 2 倍。做题前应先阅读的章节则标示在尖括号中。例如，<1.4>表示你应该在读过 1.4 节后才能完成本题。

1.1［2］<1.1>列举和描述 3 种类型的计算机。

1.2 [5]<1.2>计算机系统结构中的 7 个伟大思想与其他领域的思想有相似之处。将计算机系统结构中的 7 个伟大思想“使用抽象简化设计”、“加速大概率事件”、“通过并行提高性能”、“通过流水线提高性能”、“通过预测提高性能”、“存储层次”、“通过冗余提高可靠性”与下列其他领域的思想进行匹配：

a.汽车制造中的组装生产线

b.吊桥缆索

c.采用风向信息的飞机和船舶导航系统

d.高楼中的高速电梯

e.图书馆的保留座位

f.通过增大 CMOS 晶体管的栅极面积来减小翻转时间

g.制造自动驾驶汽车，其控制系统是安装在汽车上的传感器系统，例如车道偏离检测系统和智能导航控制系统

1.3[2]<1.3>描述高级语言（例如 C）编写的程序转化为能够直接在计算机处理器上执行的表示的步骤。

1.4[2]<1.4>彩色显示器中的每个像素由三种基色（红，绿，蓝）构成，每种基色用 8 位表示，分辨率为 1280×1024 像素。

a.为了保存一帧图像最少需要多大的缓存（以字节计算）？

b.在 100Mbit/s 的网络上传输一帧图像最少需要多长时间？

1.5　[4]<1.6>有 3 种不同的处理器 P1、P2 和 P3 执行同样的指令集，P1 的时钟频率为 3GHz，CPI 为 1.5；P2 的时钟频率为 2.5GHz，CPI 为 1.0；P3 的时钟频率为 4GHz，CPI 为 2.2。

a.以每秒钟执行的指令数目为标准，哪个处理器性能最高？

b.如果每个处理器执行一个程序都花费 10 秒钟时间，求执行的时钟周期数和指令数。

c.我们试图把执行时间减少 30%，但这会引起 CPI 增加 20%。那么，时钟频率应该是多少才能达到时间减少 30％的目的？

1.6 [5]　下表给出了自 2010 年以来的 Intel 桌面处理器的多项性能指标。其中，“工艺”一列给出了每代处理器使用的加工工艺。假定芯片大小保持不变，而每个处理器中的晶体管数量按照（1/t）^{2} 的比例变化，其中 t 是最小工艺尺寸。

计算 2010 年到 2019 年之间每种性能指标的平均提升比例，同时计算按照相应的比例，每种性能指标翻倍需要的时间（以年为单位）。

桌面计算机　年份　工艺　最高时钟频率（GHz）整数 IPC/核　核数　最大 DRAM 带宽（GB/s）　浮点性能（Gflop/s）　L3 cache(MiB)

Imp./year:提升比例/年

Double every：翻倍需要的年数

1.7　[20]<1.6>同一个指令集体系结构有两种不同的实现方式。根据 CPI 的不同将指令分成 4 类（A、B、C 和 D），P1 的时钟频率为 2.5GHz，CPI 分别为 1、2、3 和 3；P2 时钟频率为 3GHz，CPI 分别为 2、2、2 和 2。

给定一个程序，有 1.0×10^6 条动态指令，按如下比例分为 4 类：A，10%；B，20%;C，50%;D，20%。那么 P1 和 P2 哪个更快？

a.每种实现方式总的 CPI 是多少？

b.计算两种情况下的时钟周期数。

1.8 [15]<1.6>编译器对应用的性能有较深的影响。假定一个程序，如果采用编译器 A，则动态指令数为 1.0E9，执行时间为 1.1s；如果采用编译器 B，则动态指令数为 1.2E9，执行时间为 1.5s。

a.在给定处理器时钟周期为 1ns 时，求每个程序的平均 CPI。

b.假定编译器在两个不同的处理器上运行。如果这两个处理器的执行时间相同，求运行编译器 A 产生的代码的处理器时钟，相对于运行编译器 B 产生的代码的处理器的时钟快多少？

c.假设开发了一种新的编译器，只用 6.0E8 条指令，平均 CPI 为 1.1。求使用新编译器相对于使用编译器 A 和 B 的加速比。

1.9 2004 年发布的 Pentium 4 Prescott 处理器时钟频率为 3.6GHz，工作电压为 1.25V。假定平均情况下静态功耗为 10W，动态功耗为 90W。

2012 年发布的 Core i5 Ivy Bridge 时钟频率为 3.4GHz，工作电压为 0.9V。假定平均情况下静态功耗为 30W，动态功耗为 40W。

1.9.1 [5]<1.7>分别求出每个处理器的平均电容负载。

1.9.2 [5]<1.7>求出静态功耗占总功耗的比例，以及静态功耗相对于动态功耗的比率。

1.9.3 [15]<1.7>如果要将整体功耗降低 10%，求电压要降低多少才能保持漏电流不变？注意：功耗定义为电压与电流的乘积。

1.10 在一个处理器中，假定算术指令、load/store 指令和分支指令的 CPI 分别是 1、12 和 5。另外假定一个程序在单个处理器核上运行时需要执行 2.56E9 条算术指令、1.28E9 条 load/store 指令和 2.56E8 条分支指令，并假定处理器的时钟频率为 2GHz。

现假定程序并行运行在多核上，分配到每个处理器核上运行的算术指令和 load/store 指令数为单核情况下相应指令数除以 0.7×p（p 是处理器的数量），而每个处理器的分支指令的数量保持不变。

1.10.1 [5]<1.7>求出当该程序分别在 1、2、4 和 8 个处理器核上的执行时间，并求出每种情况下相对于单核处理器的加速比。

1.10.2 [10]<1.6,1.8>如果算术指令的 CPI 翻倍，那么在处理器核数分别为 1、2、4 和 8 个时，对程序的执行时间有何影响？

1.10.3 [10]<1.6,1.8>如果要使单核处理器的性能与四核处理器相当，单处理器中 load/store 指令的 CPI 应该降低多少？假定四核处理器的 CPI 保持不变。

1.11 假定一个直径 15cm 的晶圆的成本是 12，包含 84 块芯片，其缺陷参数为 0.020 瑕疵/cm^2。而一个直径 20cm 的晶圆的成本是 15，包含 100 块芯片，其缺陷参数为 0.031 瑕疵/cm^2

1.11.1 [10］<1.5>分别求出每种晶圆的成品率。

1.11.2 [5］<1.5>分别求出每种芯片的价格。

1.11.3 ［5］<1.5>如每晶圆的芯片数增加 10%时，每单位面积的瑕疵数增加 15%，求芯片面积和成品率。

1.11.4 ［5］<1.5>假设随着电子器件制造技术的进步，成品率从 0.92 上升到 0.95。给定芯片面积为 200mm^2，求每一种技术下单位面积的瑕疵数。

1.12 SPEC CPU 2006 的 bzip2 基准程序在 AMD Barcelona 处理器上执行的总指令数为 2.389E12，执行时间为 750s，参考时间为 9650s。

1.12.1 ［5］<1.6,1.9>如果时钟周期时间为 0.333ns,求 CPI 值。

1.12.2 ［5］<1.9>求 SPEC 的分值。

1.12.3 ［5］<1.6,1.9>如果基准程序的指令数增加 10%，CPI 不变，求 CPU 时间增加多少？

1.12.4 ［5]<1.6,1.9>如果基准程序的指令数增加 10%，CPI 增加 5%，求 CPU 时间增加多少？

1.12.5 ［5］<1.6,1.9>根据上题中指令数和 CPI 的变化，求 SPEC 分值的变化。

1.12.6 ［10］<1.6>假设开发了一款新的 AMD Barcelona 处理器，其工作频率为 4GHz，在其指令集中增加了一些新的指令，从而使程序中指令数目减少了 15%，程序的执行时间减少到了 700s，新的 SPEC 分值为 13.7，求新的 CPI。

1.12.7 [10]<1.6>当时钟频率由 3GHz 上升到 4GHz 时，上一小题算出的 CPI 比 1.12.1 的高。请判断 CPI 的升高是否与频率升高相同？如果不同，为什么？

1.12.8 [5]<1.6>CPU 时间减少了多少？

1.12.9 [10]<1.6>对第二个基准程序 libquantum，假定执行时间为 960ns，CPI 为 1.61，时钟频率为 3GHz。在时钟频率为 4GHz 时，在不影响 CPI 的前提下执行时间降低 10%，求指令数。

1.12.10 [10]<1.6>在指令数和 CPI 保持不变的前提下，如果要将 CPU 时间进一步减少 10%，求时钟频率。

1.12.11 [10]<1.6>在指令数保持不变的前提下，如果要将 CPI 降低 15%，CPU 时间减少 20%，求时钟频率。

1.13 1.11 节讨论过用性能公式的一个子集去计算性能的陷阱。为了进一步说明，考虑下面两种处理器。P1 的时钟频率为 4GHz，平均 CPI 为 0.9，需要执行 5.0E9 条指令；P2 的时钟频率为 3GHz，平均 CPI 为 0.75，需要执行 1.0E9 条指令。

1.13.1 ［5］<1.6,1.11>一个常见的谬误是，认为时钟频率最高的计算机具有最高的性能。这种说法正确吗？请用 P1 和 P2 来验证这一说法。

1.13.2 ［10］<1.6,1.11>另一个谬误是，认为执行指令最多的处理器需要更多的 CPU 时间。考虑 P1 执行 1.0E9 条指令序列所需的时间，P1 和 P2 的 CPI 不变，计算一下 P2 用同样的时间可以执行多少条指令？

1.13.3 ［10］<1.6,1.11>一个常见的谬误是用 MIPS(每秒百万条指令)来比较两台不同的处理器的性能，并认为 MIPS 最大的处理器具有最高的性能。这种说法正确吗？请用 P1 和 P2 验证这一说法。

1.13.4 ［10］<1.11>另一个常见的性能标志是 MFLOPS(每秒百万条浮点指令)，其定义为 MFLOPS=浮点操作的数目/（执行时间×（1E6））。
它与 MIPS 有同样的问题。假定 P1 和 P2 上执行的指令有 40%的浮点指令，求出程序的 MFLOPS。

1.14 1.14 节提到的另一个陷阱，是通过只改进计算机的一个方面来改进计算机的总体性能。假如一台计算机上运行一个程序需要 250s，其中 70s 用于执行浮点指令，85s 用于执行 L/S 指令，40s 用于执行分支指令。

1.14.1 [5]<1.11>如果浮点操作的时间减少 20%，总时间将减少多少？

1.14.2 [5]<1.11>如果总时间减少 20%，整数操作时间将减少多少？

1.14.3 [5]<1.11>如果只减少分支指令时间，总时间能否减少 20%？

1.15 假定一个程序需要执行 50E6 条浮点指令、110E6 条整数指令、80E6 条 L/S 指令和 16E6 条分支指令。每种类型指令的 CPI 分别是 1、1、4 和 2。假定处理器的时钟频率为 2GHz。

1.15.1 ［10］<1.11>如果要将程序运行速度提高至 2 倍，浮点指令的 CPI 需如何改进？

1.15.2 ［10］<1.11>如果要将程序运行速度提高至 2 倍，L/S 指令的 CPI 需如何改进？

1.15.3 ［5］<1.11>如果整数和浮点指令的 CPI 减少 40%，L/S 和分支指令的 CPI 减少 30%，程序的执行时间能改进多少？

1.16 [5]<1.8>多处理器系统中的执行时间可分成计算时间、临界区加锁的开销以及处理器之间的通信时间。
假定一个程序在单处理器上执行时需要 t＝100s。当它在 p 个处理器上运行时，每个处理器需要 t/p s 的计算时间，另外还需要 4s 的开销，且开销与处理器数量无关。在处理器数目分

别为 2、4、8、16、32、64 和 128 时，计算每个处理器的执行时间。在每种情况下，列出相对于单处理器的加速比，以及实际加速比与理想加速比的比值（理想加速比是指没有开销情况下的加速比）。